PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-123551

(43) Date of publication of application: 23.04.1992

(51)Int.CI.

HO4L 27/12 H03B 28/00

(21)Application number : 02-242453

(22)Date of filing:

14.09.1990


(71)Applicant: TOSHIBA CORP

(72)Inventor: SHITANDA KOJI

(54) SINUSOIDAL WAVE SYNTHESIS CIRCUIT

(57)Abstract:

PURPOSE: To expand sufficiently a difference between a level at a desired frequency and a level in the neighboring harmonic wave by repeating the operation of inputting a rectangular wave to a digital filter and inputting an obtained output to the digital filter again. CONSTITUTION: A rectangular wave generating circuit 57 inputs an initial value of a period Tm to a shift register 53 via a digital filter 51 to obtain a step waveform and the input to the digital filter 51 is switched into an output of the shift register 53 and shifted again, then an output of the digital filter 51 receiving the step wave is stored in the shift register 53. When the step wave of the shift register 53 is inputted again to the digital filter 51, the level of the step wave is further emphasized and a sufficient level is obtained and then a switch 55 is used to switch the input of the shift register 53 from the output of the digital filter 51 into the output of the shift register 53 to stop resetting of the output of a delay device by a reset circuit 61. Thus,



a difference between a level at a desired frequency and a level at the neighboring harmonic wave is expanded further.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

(1) 特許出願公開

◎ 公開特許公報(A) 平4-123551

@Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成4年(1992)4月23日

H 04 L 27/12 H 03 B 28/00 A 7240-5K A 9182-5 J

審査請求 未請求 請求項の数 1 (全5頁)

6)発明の名称 正弦波合成回路

②特 願 平2-242453

❷出 願 平2(1990)9月14日

@発明者 四反田

.

埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

0代 理 人 弁理士 鈴江 武彦 外3名

明 細 18

1. 発明の名称

正弦被合或回路

2. 特許請求の範囲

矩形被免生手段と、

この 矩 形 波 発生 手段 からの 矩 形 波 を 初 期 値 と して デジタ ルフィ ルタ に 供給 する 第 1 の スイッチ と、 前記 デジタ ルフィ ルタの 出力 を シフト レジスタ に供給 する 第 2 の スイッチ と、

前記デジタルフィルタから得られる正弦なとその高調故とのレベル発を拡大するために、、前記シストンを動物して、前記シフトレジスタの出力を前記デジタルフィルタに供給し、そのデジタルフィルタの出力を再度前記シフトレジスタに取込ませる手段とを具備したことを特徴とする正弦波合成回路。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

この発明はFSK(Frequency Shift Keying) 信

号を使用する各種通信機器および収電機器等の正 弦波合成回路に関する。

(従来の技術)

従来、PB(Push Button signal)ダイヤルにおけるDTMP(Duai Tone Multi Prequncy)信号あるいはビデオテックスの上り信号等、PSK 信号を発生させる回路として提似正弦波を低域遮断フィルタ(以下LPF と記す)に通すことによって、目的とする周波数の正弦波を得る方法がある。

第3図は従来の毎似正弦波発生回路を示している。

免版回路 1 1 の出力は分割点カウント回路 1 3 の一方の入力端に加えられ、他方の入力端には周波数選択回路 1 5 の出力が加えられる。分割点カウント回路 1 3 の出力はバルス選択回路 1 9 の一方の入力端に加えられる。また免叛回路 1 1 の出力は更にバルス列生成回路 1 7 a. 1 7 b. 1 7 c, …を並列に介してバルス選択回路 1 9 の他方の入力端にそれぞれ加えられる。バルス選択回路 1 9 の出力はLPF 2 1 に入力される。

第4図を参照して上記回路の動作を説明する。 例えば、第4図(a)のように得ようとする腐 彼数fmの1関期Tmを12区間(Tml.Tm2.Tml2) に等分割し、周波数選択回路15で1区間をカウ

て発生させることが多い。 この場合、後段のLPP 21を共通化および簡単化したいという要望がある。これを実現するためには生成した類似正弦波の所望の肩被数レベルとこの肩波数の近傍の高調波(例えば3倍、5倍の高調波)のレベル姿をできるだけ大きくした方が好ましい。

そこで、上記要求を満たすために生成した機似 正弦波において、所望する周波数レベルと近傍の 高調波とのレベル巻を更に拡げる手数を提供する ことを目的とする。

[発明の構成]

(課題を解決するための手段)

矩形被発生手段と、

この矩形 放発生手段からの矩形 波を初期値として デジタルフィルタに 供給する第1のスイッチと、前記 デジタルフィルタの出力をシフトレジスタに供給する第2のスイッチと、

前記デジタルフィルタから得られる正弦波とその高調波とのレベル差を拡大するために、前記第1及び第2のスイッチを制御して、前記シフトレ

ントするカウント値を決定し、分割点カウント回 路13で1区間をカウントする。パルス列生成回 路17ではデューティがそれぞれ0.1/16.1/4.1/2 -.3/4.15/16.1となるような7種のパルス列P。. P. 1. 14. P. 1. 4. . P. 1. 2. . P. 2. 4 . P. 15. (14.) P 』を生成し、パルス選択回路19では(Tal.Ta2.Tal2)の各区間にそれぞれ (Pizis, Pize, P 1 /2 . P 3 /4 . P 15 /16 . P 1 . P 15 / 16 . Port , Prog , Prog , Prof , Po) を選択 することにすれば、出力される擬似正弦波の平均 趙は第4図(b)のように各区間において(1/16. 1/4.1/2.3/4.15/18.1.15/16.3/4.1/2.1/4 . 1/16. 0) の値をとる階段波となる。このようにして得 られた疑似正弦波を最終的にはLPF を介して高綱 波成分を除き、所望の周波数€■の正弦波を得る。 第4図(C)は一部の区間を拡大してパルスデュ ーティの様子を示している。

(発明が解決しようとする課題)

従来この様な正弦波を必要とする場合、例えば DTMF信号のようにいくつかの周波数を切換え

ジスタの出力を**訂記デジタルフィルタに供給し、** そのデジタルフィルタの出力を再度前記シフトレ ジスタに取込ませる手段とを具備したものである。

上記手段による正弦波合成回路により、デジクルフィルタから得られる正弦波とその高調波とのレベル整を十分に拡大することができる。従って、その正弦波を低域遮断フィルタに通すことにより、所望周波数の近傍の高調波レベルを十分に押さえた出力特性の正弦波を抽出することができる。

(実施例)

(作用)

以下この発明の実施例を図面を参照して説明・する。

第1回はこの発明の一実施例である。

矩形波生成回路 5 7 の出力はスイッチ 5 9 の一方の人力端を介して、デジタルフィルタ 5 1 に入力されている。このデジタルフィルタ 5 1 では、各選延器 (D1~D5) の出力にそれぞれ 乗算器 (31~36) により 係数が加えれ、加算器

(42~46)で加算された後出力される。

上記デジタルフィルタ 5 1 は簡単な 6 衆子の直線位相線形フィルタであり乗算器 3 1 ~ 3 6 の乗算係数をそれぞれa.b.c.c.b.a とし、その周波数特性を伝達開数 H(ji) で表すと、

次にこのシステムの動作を説明する。

矩形波生成回路57で周期7mの初期入力値をスイッチ59を介してデジタルフィルタ51に入力する。その際デジタルフィルタ51の各遅延器の出力はリセット回路61により入力以前は「0・にしておく。デジタルフィルタ51の出力は定常状態(この例では5回シフト)になると階段波のデジタル値となり、この出力をシフトレジスタ

H(jf) = z + b e -1* + c e -12* + c e -13* + b e -14* + a e -15* = a e -1(5/2)* (e 1(2/3)* + e -1(2/3)*) + b e -1(5/2)* (e 1(3/2)* + e -1(5/2)*) + c e -1(5/2)* (e 1(*/7) + e -1(*/2)) - 2 e -1(5/2)* (a c o s (5/2) θ + b c o s (3/2) θ + c c o s (1/2) θ) ... (1)

ただし、 θ = 2 x (「 / (s) ((s: サンブリング 周波数)、 (= (eのとき、 f a = x/6) リング 周波数)、 (= (eのとき、 f a = x/6) リング 周波数)、 (= (eのとき、 f a = x/6) またい のとき、 f a = x/6) またい 場合、 a = 1/16・b = S/16・c = 1/2 となり非常に 単な 様成の フィルタで 実現 本 語 で まなり 非常に ひ カカを 順数 次 シフトレジスタ 5 3 は 対 ない と を 切り は が できる。 たく ァチ 5 9 は 制 御回路

5 3 に入力する。第 2 図に各出力波形の様子を示す。すなわち、第 2 図(2 a)は矩形波生成回路 5 7 の出力でデジタルフィルタ 5 1 の入力波形、同図(2 b)~(2 f)はデジタルフィルタ 5 1 の各遅延器(D 1~D 5)の出力波形、同図(2 g)はデジタルフィルタ 5 1 の定常状態の波形、すなわち階段波形を示している。

シフトレジスタ53の飲飲根成は様々なものが考えられる。例えば12段のシフトレジスタで構成するとデジタルフィルタ51が17回シフトレたときにシフトレジスタ53には定常値すなわち第4図(b)の階段波のデジタル値が格納されることになる。

次にリセット回路 6 1 により デジタルフィルタ 5 1 の各遅延器出力を再度 "0" にした後、 スイッチ 5 9 により デジタルフィルタ 5 1 の出力をシフトレジスタ 5 3 の出力に切換える。これ以降デジタルフィルタ 5 1 には階段 既の デジタル 値が入力され、更に 1 7 回シフトするとシフトレジスタ 5 3 には 階段 波を入力とした デジタルフィルタ

特別平4-123551(4)

51の出力が格納される。

4 2 ~ 4 6 … 加算器、 5 1 … デジタルフィルタ、 5 3 … シフトレジスタ、 5 5 、 5 9 、 6 7 … スイッチ、 5 7 … 矩形被生成回路、 6 1 … リセット回路、 6 3 … 発援回路、 6 5 … 斜即回路、 6 9 … デジタルアナログ変換器。

出職人代理人 弁理士 鈴江武彦


この様にして得られたデジタルフィルタ51の出力をスイッチ67により外部に取り出し、アナログ変換後、LPF71により所置の正弦液を抽出することができる。

[発明の効果]


この発明によれば簡単なデジタルフィルタを 構成し、これに周期Tmの矩形波を入力し、得られ た出力を再びデジタルフィルタに入力する操作を 繰返すことにより、所望の周波数「mのレベルとそ の近傍のレベル差を十分に拡大することができる。 4. 図面の簡単な説明

第1 図は本発明の一実施例を示す図、第2 図は上記実施例のデジタルフィルタの各出力波形を示す図、第3 図は従来の正弦波合成回路を示す図、第4 図は正弦波、階段波および機似正弦波の関係を示す図である。


1 1 … 免級回路、 1 3 … 分割点カウント回路、 1 5 … 周波数選択回路、 1 7 … 平均値パルス列生 成回路、 1 9 … パルス選択回路、 2 1 . 7 1 … LP F、 D 1 ~ D 5 … 遅延器、 3 1 ~ 3 6 … 乗算器、



舒 2 団



第1図



-345-